Отладка Intel.

 Процессор i486 обеспечивает расширенные отладочные средства, которые в частности полезны для разработки сложных программных систем, таких как мультизадачные операционные системы. Условия сбоя для этих программных систем могут быть очень сложными и зависимыми от времени. Отладочные средства процессора i486 предоставляют системному программисту мощный инструмент просмотра динамического состояния процессора.

 Отладка поддерживается посредством отладочных регистров. Они содержат адреса точек памяти, называемых контрольными точками (точками останова), которые запускают отладочное программное обеспечение.

 При выполнении операции с памятью по одному из этих адресов генерируется исключение. Контрольная точка задается для конкретной формы доступа к памяти, например выборки команды или операции записи двойного слова. Отладочные регистры поддерживают как контрольные точки команд, так и контрольные точки данных.

 Для других процессоров контрольные точки команд устанавливаются заменой нормальных команд командами контрольных точек. При выполнении команды контрольной точки вызывается отладчик. Однако, в случае отладочных регистров процессора i486 это не обязательно.

 Исключая необходимость записи в пространство кода, процесс отладки упрощается (не требуется установка отображения сегментов данных в ту же область памяти, что и кодовый сегмент), и контрольные точки могут устанавливаться в ПЗУ -резидентном программном обеспечении. Кроме того, контрольные точки могут быть установлены для чтения и записи данных, что позволяет контролировать состояние данных в режиме реального времени.

 Для управления отладкой используется шесть регистров. Доступ к этим регистрам выполняется с помощью разновидностей команды MOV. Отладочный регистр может быть исходным операндом или операндом назначения этих команд. Отладочные регистры относятся к привилегированным ресурсам; команды MOV могут обращаться к ним только на уровне привилегированности 0. Попытка чтения или записи в отладочные регистры с других уровней привилегированности генерирует исключение общей защиты.

 Каждый из этих регистров содержит линейный адрес одной из четырех контрольных точек. При разрешенной подкачке страниц эти адреса транслируются в физические адреса по алгоритму подкачки страниц. Условие каждой контрольной точки определяется содержимым регистра DR7.

 3 3 2 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1
 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0
-----------------------------------------------------------------
| L | R | L | R | L | R | L | R |           | | | | | | | | | | |
| E | / | E | / | E | / | E | / |0 0 0 0 0 0|G|L|G|L|G|L|G|L|G|L|DR7
| N | W | N | W | N | W | N | W |           |E|E|3|3|2|2|1|1|0|0|
| 3 | 3 | 2 | 2 | 1 | 1 | 0 | 0 |           | | | | | | | | | | |
|---------------------------------------------------------------|
|0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0|B|B|B|0 0 0 0 0 0 0 0 0|B|B|B|B|DR6
|                               |T|S|D|                 |3|2|1|0|
|---------------------------------------------------------------|
|                       Зарезервировано                         |DR5
|---------------------------------------------------------------|
|                       Зарезервировано                         |DR5
|---------------------------------------------------------------|
|                Физический адрес контрольной точки 3           |
|---------------------------------------------------------------|
|                Физический адрес контрольной точки 2           |
|---------------------------------------------------------------|
|                Физический адрес контрольной точки 1           |
|---------------------------------------------------------------|
|                Физический адрес контрольной точки 0           |
-----------------------------------------------------------------